美光按下4F2暂停键：架构路线让位于键合工艺

美光近期调整技术路线，将原计划用于下一代DRAM的4F2垂直沟道单元架构暂时搁置，转而把资源集中投向晶圆键合与3D堆叠工艺。这一变化并非简单的研发取舍，而是存储产业在逼近物理极限时，从“横向微缩”向“纵向集成”切换的又一个信号。4F2架构曾被视作10纳米以下DRAM继续缩小的关键方案，改变单元布局把面积压缩到6F2的约三分之二，但美光显然认为，在同样的投入周期内，键合堆叠带来的容量与带宽收益更确定、更可量产。放弃一条被寄予厚望的路线需要代价，也需要判断力，美光的选择说明它更看重工程可交付性，而非实验室里的面积数字。

4F2为何曾被奉为DRAM的下一站

要理解这次转舵，先要看4F2的吸引力。传统DRAM单元采用6F2布局，一个晶体管加一个电容占据六个特征尺寸的面积，随着制程推进到10纳米级，单元之间的干扰、漏电和光刻难度同步上升，横向缩小越来越像在针尖上雕花。4F2架构把位线埋入衬底、让单元垂直排列，理论上能把单元面积再压三成以上，同时改善短沟道效应，因此被三星、SK海力士和美光同时列入长期路线图。问题在于，4F2对材料、刻蚀和电容结构的要求极为苛刻，垂直沟道的均匀性、埋入位线的寄生电容都难以控制，良率爬坡周期可能长达数年。对一家需要按时交付产能的公司而言，这条路的确定性正在下降。

键合堆叠提供了另一条上行通道

4F2的“向内压缩”不同，晶圆键合走的是“向上叠加”。把两片或多片已完成部分制程的晶圆面对面键合，再用硅通孔或混合键合实现层间互连，可以在不依赖更小线宽的前提下提升单位面积的存储密度。混合键合把铜垫直接对接，省去传统微凸块，互连密度提升一个数量级，延迟和功耗随之下降。美光已在HBM产品线上验证了堆叠逻辑的商业价值，HBM3E正是靠多层DRAM die堆叠满足AI加速器对带宽的渴求。把键合工艺从封装环节前移到晶圆级，意味着美光可以把3D堆叠当作架构手段，而不只是封装手段，这正是它转向的底层逻辑。

HBM需求倒逼产能与技术重排

推动这次转舵的外部力量同样清晰。AI训练与推理对高带宽内存的需求呈指数级增长，HBM的供应紧张已成常态，谁能在相同晶圆面积上堆出更多层、更高良率，谁就能拿到溢价。美光在HBM3E上取得先机后，必须把有限的研发和资本开支投向能直接放量的方向。4F2即便成功，也要等到新制程节点成熟才能兑现，而键合堆叠可以依托现有DRAM制程逐层叠加，见效更快。换个角度看，这不是放弃先进架构，而是把架构创新的战场从单元布局转移到互连与堆叠，用工程手段争取时间窗口。

技术取舍背后的成本与良率账

任何路线选择最终都要落到成本表上。4F2需要全新的光刻掩模组、额外的刻蚀步骤和更复杂的电容工艺，单位晶圆成本上升明显，且良率爬坡期间的有效产出偏低。晶圆键合虽然也引入新设备与新工序，但它的良率模型更可控：单层die可以先按成熟制程筛选，键合后再做整体测试，坏层可以被识别和替换，损失相对局部化。美光作为全球第三大DRAM厂商，产能规模不及三星，更需要用工艺效率而非单纯规模来竞争。把资本投向键合产线，等于用可预测的良率曲线换取产能弹性，这笔账在当下的市场环境里更容易算平。

产业格局中的跟随与错位

美光的转向也会改变竞争节奏。三星和SK海力士仍在推进4F2相关研发，若它们在未来两三年内攻克良率难题，可能在密度上取得代际优势；但若4F2的产业化再次延期，先行押注键合的美光就能以更低的边际成本扩大HBM和高端DDR5的供给。存储行业的竞争从来不是单点技术的赛跑，而是技术、资本与客户认证的综合博弈。美光选择在键合上加深护城河，实际上是把竞争维度从“谁先做出更小的单元”转向“谁能更快堆出更多层”，这是一种错位竞争，也是对自身产能短板的一种补偿。

从平面微缩到立体集成的行业转向

把视野拉远，美光的决定呼应了存储产业更长的趋势。当平面微缩的边际收益递减，3D化成为延续摩尔定律的主要路径，NAND早已层数堆叠走过这条路，DRAM如今也在重复相似的逻辑。晶圆键合与混合键合让DRAM的堆叠从封装级走向晶圆级，未来甚至可能出现逻辑与存储异质集成的形态。4F2不会消失，它可能以更晚的时间点、更成熟的工艺重新回到路线图上，但在当下这个窗口期，键合堆叠是更务实的答案。美光转舵的意义，不在于否定某一种架构，而在于承认工程现实比技术愿景更有分量，并据此重新排列自己的资源。